تصميم ونمذجة المصفوفة الانقباضية اعتماداً على لغة VHDL وتقنيةFPGA
Systolic array design based on Field Programmable Gate Array (FPGA ) can be adapted to efficiently resolve a wide spectrum of computational problems; parallelism, which is also naturally explored in systolic array and in implementing this design in FPGA, allows the redefinition of the interconnectio...
Saved in:
| Main Authors: | , , |
|---|---|
| Format: | Book |
| Published: |
Tishreen University,
2019-01-01T00:00:00Z.
|
| Subjects: | |
| Online Access: | Connect to this object online. |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Summary: | Systolic array design based on Field Programmable Gate Array (FPGA ) can be adapted to efficiently resolve a wide spectrum of computational problems; parallelism, which is also naturally explored in systolic array and in implementing this design in FPGA, allows the redefinition of the interconnections and operations even during run time (dynamically).We have designed 2D systolic array architecture that implements the matrix multiplication algorithm. A VHDL for this design is applied to Xilinx FPGA. This design would be faster than the software of any alternative algorithm. يؤدي تصميم المصفوفة الانقباضية اعتماداً على تقنية الـ FPGA إلى وضع حل فعال لِطيف واسع من المشاكل الحسابية, حيث تسمح المعالجة التفرعية الموجودة أصلاً في المصفوفة الانقباضية والمُحققة بتقنية الـ FPGA بإعادة التهيئة حتى أثناء زمن التشغيل (ديناميكياً). قمنا بتصميم مصفوفة انقباضية ثنائية البعد تنفذ خوارزمية ضرب مصفوفتين, ثم تمت نمذجة هذا التصميم باستخدام لغة وصف الكيان الصلب للدارة المتكاملة العالية السرعة VHDL, وتم تحقيق النمذجة على لوحة مصفوفة البوابة القابلة للبرمجة من عائلة Xilinx . إن زمن التنفيذ لهذا التصميم أسرع بكثير من أي برنامج يقوم بتنفيذ أي خوارزمية بديلة لضرب مصفوفتين. |
|---|---|
| Item Description: | 2079-3081 2663-4279 |