Implimentasi 'tree searched vector quantizer' untuk pemampatan imej dengan menggunakan kaedah fpga / M. B. Abu Bakar, Z. Mohd Yusof and S. Sulaiman

Tree Searched Vector Quantization atau TSVQ merupakan salah satu kaedah didalam teknik quantization didalam sesuatu sistem pemampatan imej. Algoritma ini diterjemahkan kepada peringkat rekabentuk logik digital sebelum diaturcarakan kepada cip FPGA. Cip FPGA merupakan cip boleh aturcara berulang kali...

Full description

Saved in:
Bibliographic Details
Main Authors: Abu Bakar, M. B. (Author), Mohd Yusof, Z. (Author), Sulaiman, S. (Author)
Format: Book
Published: 2002.
Subjects:
Online Access:Link Metadata
Tags: Add Tag
No Tags, Be the first to tag this record!

MARC

LEADER 00000 am a22000003u 4500
001 repouitm_73670
042 |a dc 
100 1 0 |a Abu Bakar, M. B.  |e author 
700 1 0 |a Mohd Yusof, Z.  |e author 
700 1 0 |a Sulaiman, S.  |e author 
245 0 0 |a Implimentasi 'tree searched vector quantizer' untuk pemampatan imej dengan menggunakan kaedah fpga / M. B. Abu Bakar, Z. Mohd Yusof and S. Sulaiman 
260 |c 2002. 
500 |a https://ir.uitm.edu.my/id/eprint/73670/1/73670.pdf 
520 |a Tree Searched Vector Quantization atau TSVQ merupakan salah satu kaedah didalam teknik quantization didalam sesuatu sistem pemampatan imej. Algoritma ini diterjemahkan kepada peringkat rekabentuk logik digital sebelum diaturcarakan kepada cip FPGA. Cip FPGA merupakan cip boleh aturcara berulang kali dalam masa yang singkat dan amat sesuai digunakan didalam bidang penyelidikan dan pembangunan (R&D) terutamanya di pusat pengajian tinggi ataupun syarikat berorentasikan kepada penyelidikan dan pembangunan. Di peringkat permulaan, teknologi ini dipelopori oleh dua syarikat utama iaitu Altera dan Xilinx. Teknologi ini mempercepatkan kitar masa untuk penyelidikan dan pembangunan sesuatu sistem aplikasi kepada bentuk litar bersepadu. Di dalam kertas kerja ini, algoritma TSVQ akan dibangunkan dan diaplikasikan kedalam cip Altera Flex 10K I00 bagi proses pemampatan imej. Perantaraan papan litar FPGA yang telah direkabentuk dan antaramuka talian selari pada komputer peribadi akan digunakan untuk proses pengujian. Data masukan adalah diambil dari imej disimpan didalam ROM. Platfom sistem dibangunkan dengan menggunakan perisian MaxplusII yang dibekalkan oleh syarikat Altera dan bagi pengujian akhir sistem ini menggunakan cip Altera Flex EPF-10k100ARC240-3 dengan kapasitinya 100,000 get logik. 
546 |a en 
690 |a Research 
690 |a Institutions of higher education 
655 7 |a Conference or Workshop Item  |2 local 
655 7 |a PeerReviewed  |2 local 
787 0 |n https://ir.uitm.edu.my/id/eprint/73670/ 
856 4 1 |u https://ir.uitm.edu.my/id/eprint/73670/  |z Link Metadata